国家标准计划《集成电路三维封装 芯片叠层工艺过程和评价要求》由 TC599（全国集成电路标准化技术委员会）归口 ，主管部门为工业和信息化部（电子）。

主要起草单位 中国电子科技集团第五十八研究所 。

目的：在集成电路三维封装行业内，形成一份通用的芯片叠层工艺标准，从而保证芯片叠层过程的规范化和产品质量的可靠性。

意义：编制的标准可以用于合理指导芯片叠层工艺的生产及检验，同时明确了芯片叠层工艺的工艺流程，解决了行业科研生产过程中产品质量不一致的问题，能有效降低产品失效率和返工率，为后续生产检验提供指导作为参考依据。

。

本标准适用于集成电路三维封装的芯片叠层装片及评价。 本标准将主要对不同层数的叠层工艺进行研究，设计并验证多种叠层芯片及配套外壳的粘接胶及粘接厚度的可靠性，对匹配关系进行充分正确的归纳和总结，进行封装适用性及可靠性验证，以提高成品率和产品可靠性，并对芯片叠层工艺的装片精度、外观、孔隙率、粘接强度进行规定及在线控制，以确保标准的科学性、可行性。 本标准内容主要包括工艺目的、工艺对象及范围、引用文件、工作程序、检验、异常情况处置等章节，其工作程序中具体包括工艺流程图、工艺过程、成品率警戒线等规定。