国家标准计划《碳化硅单晶位错密度的测试方法》由 TC203（全国半导体设备和材料标准化技术委员会）归口，TC203SC2（全国半导体设备和材料标准化技术委员会材料分会）执行 ，主管部门为国家标准化管理委员会。

主要起草单位 北京天科合达半导体股份有限公司 、中关村天合宽禁带半导体技术创新联盟 。

1、 中华人民共和国国民经济和社会发展第十三个五年规划纲要，第二篇 实施创新驱动发展战略 第二十三章 支持战略性新兴产业发展，第一节 提升新兴产业支撑作用，提出大力推进先进半导体。

专栏8 战略性新兴产业发展行动，（五）高端材料中提出大力发展碳化硅等下一代半导体材料。

2、 新材料产业发展指南，四、重点任务，（一）突破重点应用领域急需的新材料。

专栏1 新材料保障水平提升工程中提出大力发展大尺寸碳化硅单晶。

3、 国发〔2016〕43号 国务院关于印发“十三五”国家科技创新规划的通知，第二篇　构筑国家先发优势 第五章　构建具有国际竞争力的现代产业技术体系，四、发展新材料技术中提出大力发展先进功能材料技术，重点是第三代半导体材料。

4、 科技部关于印发《“十三五”材料领域科技创新专项规划》，（一）总体目标中提出大力发展第三代半导体材料。

（二）战略性先进电子材料中提出大力发展高质量第三代半导体衬底。

作为新兴的战略先导产业，碳化硅是制造高频、高温、大功率半导体器件的理想衬底材料，是发展第三代半导体产业的关键基础材料，已成为当前全球半导体产业的前沿和制高点。

碳化硅单晶晶片在民用和军用领域具有优越的应用价值。

如可以增加电力系统的转换效率；提高射频微波器件的响应速度；增大通讯器件的探测距离和探测精度；实现小变压器和电容器的使用，极大地减小整体尺寸和系统重量；用碳化硅单晶晶片制作的电力电子器件和半导体照明器件将大大提高电能的利用效率，具有突出的节约能耗作用。

SiC作为高频、高温、大功率半导体器件的理想衬底材料，其本身的缺陷，尤其是位错，对器件来说可能是致命的，衬底上的位错所造成的晶格畸变是散射载流子的中心, 将严重散射载流子,影响载流子的迁移率，对器件的电学性能造成严重影响，比如会使器件耐压强度大大降低。

换句话说，具有高位错密度的衬底材料制成的器件很容易被高压击穿，这将导致整个器件的报废。

国际上对碳化硅单晶片的位错研究已经如火如荼，对碳化硅位错形貌的识别已经达成共识，但还没有一种标准指导大家对位错密度的测试方法进行规定，因此工业化生产中将这种研究成果标准化是非常迫切和有必要的。

。

本标准适用于在室温下对4H或6H晶型的碳化硅单晶片的位错密度测试； 本标准规定了碳化硅单晶片位错密度测试的方法原理、仪器设备、检测程序等。 原理：采用化学腐蚀技术显示位错，晶体中位错线周围的晶格发生畸变，当用熔融KOH腐蚀晶体表面时，在晶体表面上的位错线露头处，腐蚀速度较快，因而容易形成有某些低指数面组成的带棱角的具有特定形状的腐蚀坑。在显微镜下观察并按一定规则统计这些具有特定形状的腐蚀坑，可得到位错密度值。